STCO，系统工艺协同优化，整合芯片设计、制造工艺、封装技术、系统架构、材料开发、设备开发、软件优化等多个环节，实现芯片制造全流程协同优化，突破传统单一环节优化的局限性，目的是在系统整体层面上实现芯片的性能、功耗、面积、成本（PPAC）的最优平衡。
　　在摩尔定律下，晶体管尺寸不断缩小，单位面积硅片上晶体管集成数量持续翻倍，使得芯片计算速度、处理能力随之提升。在人工智能时代背景下，算力需求增长速度加快，同时，芯片的功耗、体积、成本等要求也在提高。当前，晶体管尺寸已接近物理极限，晶体管密度难以明显提升，依靠增加晶体管数量的方式无法满足芯片性能进一步提高的要求。因此，STCO概念被提出。
　　STCO在DTCO的基础上延伸发展而来。DTCO，设计工艺协同优化，将IC设计、EDA工具、半导体设备、晶圆代工等环节协同优化。随着芯片功能集成度日益提高，其设计、生产复杂性日益增大，仅依靠单一环节或部分环节优化，已无法满足PPAC平衡需求。STCO在DTCO的基础上进一步扩大协同优化范围，在系统层面上实现芯片制造全流程协同优化，可以完成DTCO无法完成的工作，例如不依靠晶体管尺寸缩小来减少SRAM（静态随机存储器）存储单元面积。
　　STCO可以应用在存算一体芯片设计、制造领域。存算一体芯片是一种新型计算架构，将存储单元与计算单元集成于一体，目的是提升数据处理效率。在人工智能背景下，可应用范围广泛的存算一体AI芯片开发与应用受到重视，相关科研机构、布局企业数量不断增多。STCO采用3D封装或者2.5D封装技术，可以实现存算一体架构，推动芯片算力提升。
　　2022年，比利时微电子研究中心（IMEC）在展示半导体器件突破微型化极限路线时，对STCO技术进展重视，其发展重心是通过工艺进步实现存算一体架构。2024年，台积电总经理演讲时表示，未来将通过晶体管密度提高、DTCO/STCO、2.5D/3D封装与硅堆叠三种技术来实现半导体器件算力与能效提升。
   2024年8月，我国工信部发布国家重点研发计划“微纳电子技术”重点专项2024年度项目申报指南，提出面向AI芯片高算力、高带宽需求，基于2.5D先进封装技术，开展系统-工艺协同设计优化（STCO）方法研究。从国际领先机构、企业以及我国政府态度来看，STCO是未来芯片技术发展趋势，行业前景极为广阔。