2024年8月，工信部发布国家重点研发计划“微纳电子技术”重点专项2024年度项目申报指南，提出面向典型智能边端应用场景，探索芯粒预制件库构建方法以及异构集成处理器敏捷定制技术。
　　在摩尔定律下，芯片性能提升依靠晶体管尺寸缩小以及晶体管在单位面积集成电路上密度增加来实现，当前晶体管尺寸已接近物理极限，依靠传统方法已经无法明显提升芯片性能，因此异构集成芯片被提出。
　　异构芯片，将两种或多种不同类型芯片封装为一体，例如将CPU、GPU、FPGA、AI芯片等进行一体化封装。集成芯片，预先将晶体管制成芯粒，再将芯粒组合集成于基板上形成芯片。异构集成芯片，将多个不同材质、不同工艺、不同功能的芯粒按需进行组合集成封装于一体，目的是提高芯片性能与算力。
　　异构集成芯片将芯粒视作功能部件，芯粒拥有特定功能，进行标准化设计，接口统一、易于组合、可复用，包括CPU芯粒、GPU芯粒、FPGA芯粒、NPU芯粒、DSP芯粒、ASIC芯粒、存储芯粒、接口芯粒等。制造时根据实际需求，将所需功能芯粒进行灵活组合，集成在硅基板上，硅基板实现芯粒之间的电气连接，最后用封装基板进行封装制成芯片。异构集成芯片的封装通常采用包括3D封装在内的先进封装工艺。
　　异构集成芯片的设计与制造过程基于芯粒的分解、组合、集成来实现，其中，分解是指预制拥有不同功能的标准化芯粒。芯粒预制件库是存储包括CPU芯粒、GPU芯粒、NPU芯粒等在内的各类芯粒的专用库，制造异构集成芯片时，从芯粒预制件库中选择合适的芯粒进行组合与集成。
　　在全球范围内，英特尔、AMD已经推出异构集成芯片。除此之外，英特尔、AMD、高通、三星、台积电等多家企业组成UCIe产业联盟，推动芯粒封装互联标准规范化发展，我国大陆地区通富微电、长电科技、华天科技等多家企业也在布局芯粒封装技术，这也将推动异构集成芯片行业发展。
　　异构集成芯片可以提高芯片算力、缩小芯片体积，同时还能够减少芯片设计周期、降低芯片生长成本、提升芯片良率。一直以来，我国芯片制造能力弱于美国，为遏制我国半导体产业发展，美国对出口到我国的高端芯片进行管制，我国高端芯片自主生产需求迫切，异构集成芯片有望帮助我国芯片产业实现“弯道超车”，因此受到政府与相关企业的关注，行业发展前景极为广阔。